Specyfikacja
| ASIC T5L | Zaprojektowany przez firmę DWIN.Masowa produkcja w 2019 r., dwurdzeniowy układ 600 MHz, rdzeń GUI i rdzeń systemu operacyjnego, 1 MB pamięci flash na chipie, 512 KB pamięci używanej do przechowywania bazy danych użytkowników.Cykl przepisania: ponad 100 000 razy |
| Kolor | 16,7 miliona （16777216） kolorów |
| Obszar wyświetlania (AA) | 96,54 mm (szer.) × 55,36 mm (wys.) |
| Rezolucja | 480x272 |
| Podświetlenie | PROWADZONY |
| Jasność | 270nit |
| Napięcie | 4,5 ~ 5,5 V |
| Prąd operacyjny | VCC = +5V, podświetlenie włączone, 210mA |
| VCC = +5V, podświetlenie wyłączone, 70mA | |
| Zalecany zasilacz: | 5V 1A prądu stałego |
| Temperatura pracy | -20℃~70℃ (5V przy 60% wilgotności względnej) |
| Temperatura przechowywania | -30~80℃ |
| Wilgotność robocza | 10% ~ 90% wilgotności względnej |
| Farba ochronna | Nic |
| USB | Tak |
| Gniazdo SD | TAK (format SDHC/FAT32) |
| Interfejs HME05 | Podłącz interfejs JTAG T5L do debugowania i symulacji kodu IAP w środowisku programistycznym KEIL |
| Wersja interfejsu użytkownika | TA / DGUSⅡ (wstępnie zainstalowany DGUSⅡ) |
| Peryferyjny | Pojemnościowy ekran dotykowy, brzęczyk |
| Wymiar | 127,3 (szer.) × 73,2 (wys.) × 17,5 (gł.) mm |
| Waga netto | 115g |
| NIE. | Nazwa | Opis |
| 1 | Układ ASIC T5L1 | Opracowany przez firmę DWIN.Produkcja masowa w 2019 r., 1 MBytes ani Flash nachip, 512 KB używane do przechowywania bazy danych użytkowników.Cykl przepisywania: koniec100 000 razy |
| 2 | Interfejs LCM | FPC40_0.5mm, interfejs RGB |
| 3 | Interfejs CTP | 6Pin_0.5mm, interfejs IIC |
| 4 | Interfejs USB | Interfejs zasilania USB, opcja UART |
| 5 | Błysk | 16 MB pamięci NOR Flash na czcionki, obrazy i pliki audio.Cykl przepisania: ponad 100 000 razy |
| 6 | Brzęczyk | Brzęczyk pasywny 3V.Moc: <1 W |
| 7 | Interfejs karty SD | FAT32.Pobrane pliki przez interfejs SD mogą być wyświetlane w statystykach.Szybkość pobierania: 4Mb/s |
| 8 | Zarezerwowany interfejs modułu | Moduł Wi-Fi: połącz się z platformą w chmurze, aby zdalnie aktualizować |
| 9 | Interfejs PGT05 | Gdy produkt ulegnie przypadkowej awarii, możesz użyć PGT05, aby zaktualizować DGUSkernel i przywrócić produkt do normalnego stanu |
| SZPILKA | Definicja | Opis |
| 1# | GND | Wspólna płaszczyzna |
| 2# | TX4 | Odbiór danych UART4 |
| 3# | RX4 | Odbiór danych UART4 |
| 4# | TX5 | Odbiór danych UART5 |
| 5# | RX5 | Odbiór danych UART5 |
| 6# | P0.0 | ja / o |
| 7# | P0.1 | ja / o |
| 8# | CAN_TX | Odbiór danych interfejsu CAN |
| 9# | CAN_RX | Odbiór danych interfejsu CAN |
| 10# | TX2 | Odbiór danych UART2 |
| 11# | RX2 | Odbiór danych UART2 |
| 12# | TX3 | Odbiór danych UART3 |
| 13# | RX3 | Odbiór danych UART3 |
| 14# | P1.0 | ja / o |
| 15# | P1.1 | ja / o |
| 16# | P1.2 | ja / o |
| 17# | P1.3 | ja / o |
| 18# | P1.4 | ja / o |
| 19# | P1.5 | ja / o |
| 20# | P1.6 | ja / o |
| 21# | P1.7 | ja / o |
| 22# | GND | Wspólna płaszczyzna |
| 23# | P2.0 | ja / o |
| 24# | P2.1 | ja / o |
| 25# | P2.2 | ja / o |
| 26# | P2.3 | ja / o |
| 27# | P2.4 | ja / o |
| 28# | P2.5 | ja / o |
| 29# | P2.6 | ja / o |
| 30# | P2.7 | ja / o |
| 31# | P3.0 | ja / o |
| 32# | P3.1 | ja / o |
| 33# | P3.2 | ja / o |
| 34# | P3.3 | ja / o |
| 35# | GND | Wspólna płaszczyzna |
| 36# | GND | Wspólna płaszczyzna |
| 37# | GND | Wspólna płaszczyzna |
| 38# | ADC0 | Wejście AD |
| 39# | ADC1 | Wejście AD |
| 40# | ADC2 | Wejście AD |
| 41# | ADC3 | Wejście AD |
| 42# | ADC6 | Wejście AD |
| 43# | ADC7 | Wspólna płaszczyzna |
Model: EKT041
EKT043B
